Percobaan 1 Asynchronous Binary Counter 4 Bit dengan 4 J-K flip-flop
4.Analisa [kembali]
a. Analisa pengaruh clock pada rangkaian percobaan
Pengaruh clock pada rangkaian adalah
untuk membedakan jumlah power/bit yang memasuki rangkaian, karena clock itu
sendiri merupakan suatu pulsa-pulsa periodik yang berbentuk bujur sangkar,
clock digunakan pada flip flop untuk mengubah keadaan pada salah satu sisi naik
atau turun dari pulsa clock. Pada Asynchronous Counter fungsi clock adalah
untuk mentrigger SR Flip-flop 1, apabila mendapati sinyal sebelumnya adalah 1 dan setelahnya 0
maka clock akan masuk ke flip-flop selanjutnya begitu seterusnya sehingga
membentuk pola menyerupai urutan secara biner.
Pada percobaan yang telah dilakukan
dapat diketahui bahwa pada saat clock aktif maka setiap 1 bit nilai dari
logikanya juga akan berubah, pada H0 nilai dari logika akan berubah setiap 2
bit dan pada H1 nilai dari logika nya akan berubah setiap 4 bit, pada H2 nilaid
dari logika akan berubah setiap 8 bit dan pada H3 nilai dari logikanya akan
berubah setiap 16 bit.
b. Analisa
Output dan Tabel Kebenaran JK flipflop.
Pada
percobaan ini diperoleh data berupa hidup matinya LED secara berurutan yang
apabila dibaca, menyerupai urutan biner.
Saat
dijalankan, H0, H1, H2, H3 hidup mati secara berpola seperti susunan biner.
yang saat disusun secara runtut menjadi bilangan biner yang semakin menaik
(counter up).
*D3 adalah
H0, D2 adalah H1, D1 adalah H2, D0, adalah H3.
Dari data
ini dapat disimpulkan bahwa data yang praktikan dapatkan akurat, dan sama
dengan yang ada di tabel.
Berdasarkan bentuk timing yang terdapat pada jurnal, untuk output
Q yang pertama dipacu oleh nilai pulsa clock. setelah itu untuk output Q
berikutnya dari flipflop 1 menjadi clock untuk flipflop 2, Q flipflop 2 menjadi
clock untuk flipflop 3, Perubahan di masing-masing cock flipflop sebelumnya
menyebabkan flipflop sesudahnya berganti kondisi (toogle) sehingga input di J
dan K masing-masing flipflop diberi nilai 1. Setelah 1 periode urutan telah
selesai hingga decimal 15, maka urutan akan dimulai dari awal, atau bisa dengan
reset.
Di tabel kebenaran JK flipflop, pada saat JK bernilai 0, Q tetap
pada nilai terakhirnya, pada saat J rendah, K tinggi, gerbang atas tertutup,
maka tidak ada kemungkinan untuk mengeset flipflop. Saat Q tinggi, gerbang
bawah melewatkan pemicu reset setelah pulsa berikutnya tiba. Hal ini mendorong
Q menjadi rendah. Oleh karenanya J=0, K=1 berarti pulsa berikutnya akan mereset
flipflopnya. Pada saat J tinggi dan K rendah, gerbang bawah (pin reset)
tertutup, dan pada saat J dan K keduanya tinggi, set atau reset dapat
dilakukan.
A. Video Praktikum Download
B. HTML Download
Tidak ada komentar: